高速电路设计里的抗干扰问题，是决定产品稳定性以及性能上限的关键所在之处。好多人仅仅关注原理图是不是正确，然而却忽略了于实际物理实现当中的电磁兼容性，这常常会致……
高速电路设计里的抗干扰问题，是决定产品稳定性以及性能上限的关键所在之处。好多人仅仅关注原理图是不是正确，然而却忽略了于实际物理实现当中的电磁兼容性，这常常会致使产品调试面临重重困难。简单来讲，抗干扰设计就是要使得电路在复杂的电磁环境之下，既能够不遭受外界影响而产生误动作，又不会向外发射过量辐射去干扰其他设备。
如何判断信号是传输线还是普通连线
许多工程师于设计起始阶段会陷入纠结，究竟何时应当将印刷电路板上的走线视作传输线予以处理。在此具备一条简便合用的经验规律：当信号的上升时间（并非频率）低于走线延迟的两倍条件时，就必然要考量传输线效应。举例而言 ，常见的晶体管 – 晶体管逻辑电路上升沿处于纳秒级别，常常仅有十几厘米的走线便需要进行匹配处理。若对这点予以忽视，反射引发的信号过冲以及振铃会极为严重地干扰逻辑判断。
为什么电源层比电源线抗干扰强
对多层板开展设计之际，运用完整的电源层以及地层，其效果要远远优于于信号层之上铺设较粗的电源线。电源层跟地层之间所形成的乃是一个具备低阻抗特性的分布式电容，它能够为高速开关器件供应瞬间的电荷需求，进而有效地抑制住同步开关噪声。然而普通的电源线存有寄生电感 ，一旦电流发生突变便会致使产生压降以及噪声，此电压噪声会经由电源引脚耦合渗入到整个系统之中，故而成为共模干扰的源头。
如何有效处理地弹反射和串扰
芯片地因其多个输出同步切换而致地电位在瞬间对比系统地产生波动，此即地弹反射现象。要想去缓解这样的问题，第一个办法便是选用那种有着更多电源地引脚数量的芯片封装形式，并且要给每一个高速IO引脚都在其附近安置一个低ESL的陶瓷电容。对于串扰而言，重点在于加大相邻平行走线之间的间距，起码要遵循3W原则，也就是说线间距得是线宽的三倍，而且要在敏感信号彼此之间插入地过孔当作隔离屏障，如此能够显著降低容性耦合。
如何选取正确的去耦电容组合
并非只是把0.1uF与10uF并联这般简单就可以选取去耦电容。得去考虑电容的自谐振频率。大电容承担低频纹波。小电容去负责滤除高频噪声这种工作。把开关电流与响应时间考虑进去，计算出所需最小电荷量，从而确定电容值，这才是非常有效的方法。电容所在位置和引线长度特别关键，一定要紧紧挨着电源引脚，凭借过孔直接连接到电源以及地平面，尽可能使高频电流的回路面积缩减到最短。
实际调试时，你碰到过最叫人头疼的干扰问题是啥呢？欢迎于评论区留言，分享你的经验，点个赞，好使更多同行瞧见这些实用的设计技巧哟。
微信扫一扫 
