在PCB之设计当中，规则设定是以起到决定电路板能否得以使用、是否好用的具有关键性质的一步。Cadence的约束管理器具备强大功能，然而却致使众多新手认为其复杂，实际上当……
在PCB之设计当中，规则设定是以起到决定电路板能否得以使用、是否好用的具有关键性质的一步。Cadence的约束管理器具备强大功能，然而却致使众多新手认为其复杂，实际上当把它清晰地理透之后，在设计里面的效率能够得到不少程度的提升。
约束管理器到底怎么用
好多工程师在刚开始着手接触Cadence之际，都会因约束管理器当中那密密麻麻的选项而被吓到。它从本质上来说算是一个规则定义中心，将电气规则、物理规则以及间距规则全都整合于一处。使用之时得记住一项原则：先全局而后开展局部操作。先把整板的默认规则设置妥当，像是默认线宽、默认间距之类，接着再针对特殊网络，像是时钟线、差分对、电源网络，单独去创建规则。如此一来既确保了大部分走线具备规范性，又满足了关键信号的特殊需求。
高速信号线宽和间距怎么设
高速信号如DDR、PCIe，线宽与间距的设置对信号质量有着直接影响，通常我们关注特性阻抗控制，像要求单端为50欧姆、差分是100欧姆，设置线宽前，要先跟板厂沟通好叠层结构，接着利用Cadence内部阻抗计算工具，或者导入板厂提供的阻抗计算表，以此反推出在特定层得走多宽的线。在间距这一方面，遵循3W原则这一基本功，也就是，线间距为线宽的两倍，可以有效减少串扰。至于那些关键的高速时钟或者复位信号，间距还得拉得更大一些。
等长规则怎么设置才准确
从事高速设计工作，等长绕线是无法避开之事。在Cadence里设置等长主要借助Pin Pair或者总线方式予以达成。许多人设置完规则后却发觉绕线始终未成功，常常是Match Group的长度目标值设定有误。正确的做法是首先完成布线工作，使软件自行计算出当前最长的特定那根线的长度，接着将Match Group的目标值设定成此长度，或者设定成一个比最长线稍稍长一点的整数。运用这般操作方式，在进行绕线期间，软件才会明白应当补长哪一些短线，并非是去切断那一根已然布好的长线哟。
规则检查怎么跑才能不漏错
一堆规则被设定出来，最终必定要去跑DRC进行验证。检查的时候，不要企图快速一次性跑完，要逐一按步骤来。首先跑基础的线宽、间距以及孔的检查，这些即为生产制造的基本门槛。通过此种检查之后，方能开启电气规则检查，着重查看信号的延时、电容负载这些方面。要是板子存在高速区域，有针对性地把该区域的约束规则单独跑上一遍。跑完DRC之后，不要仅仅去看错误列表，要晓得使用Show Element功能点开具体错误，瞧瞧是规则设定得过于严格，还是真正的走线存在问题，如此这般排查效率才是最高的。
日常生活之中，于进行Cadence设计规则设置之际，所遭遇的最为令人头疼的问题究竟是什么呢？欢迎于评论区域留言展开交流，要是觉得文章具备实用价值的话，记得予以点赞并进行分享哦！
微信扫一扫 
