高速电路进行布线，它属于PCB设计里的核心挑战，因信号速率持续提升，传统的那种“连通就合格”理念已然彻底失效了。如今，我们主要是从实际工程的角度出发，来探讨高速布……
高速电路进行布线，它属于PCB设计里的核心挑战，因信号速率持续提升，传统的那种“连通就合格”理念已然彻底失效了。如今，我们主要是从实际工程的角度出发，来探讨高速布线之中必须要关注的几个关键细节，以此帮助大家去避免设计陷阱，进而提升产品的可靠性。
阻抗不连续怎么解决
信号于传输进程里所感受到的瞬时阻抗一旦出现突变，便会引发反射，致使信号质量降低。解决阻抗不连续这个问题的关键之处在于“自始至终维持一致”。这对我们在进行布线的时候提出要求，一定要严格把控走线的宽度、到参考层的距离以及介电常数。比如说，当走线从表层借助过孔转换至内层时，过孔自身的寄生电容以及电感就会致使阻抗产生变化。工程领域常用的办法是在过孔周边增添回流地过孔，或者对过孔反焊盘的直径予以优化，以此补偿这个突变处，保证信号路径平滑通畅。
串扰过大如何有效抑制
有这样一种噪声，它是相邻信号线之间借助电磁场耦合而产的，这种噪声被称作串扰。若要抑制串扰，有一种最为直接的手段，那便是“拉开距离”以及“提供紧耦合的回流通路”。依据3W原则，走线时其中心间距应至少达到线宽的3倍，而这一原则在紧密空间里需要灵活去运用，就像关键时钟信号跟普通IO之间一定要严格地拉开间距。更为重要的是，要保证每层走线都具备完整的相邻参考平面，如此一来磁力线就会被限制在很小的范围之内。除此以外，对于极其敏感的差分对，除了在内部要紧密耦合之外，对与对之间同样也要拉开距离，并且还要进行包地处理。
电源完整性怎么保证
在高速电路的视角之下，电源分配系统（PDN）已不再属于那种直流节点，而是成为了一个复杂的谐振腔。确保电源完整性，重中之重在于降低目标阻抗。这就表明我们不但要留意电源平面的分割情况，防止高速信号出现跨分割现象，而且得合理地放置去耦电容。电容并非是理想状态的，它存在等效串联电感以及电阻。所以，要依据不同频率的噪声，将不同容值以及封装大小的电容组合起来使用，像大容量的钽电容同小容量的陶瓷电容相配合，构建出宽频带的低阻抗路径，以此保证芯片供电的稳定与纯净。
时序约束怎么满足
对于源同步时钟系统，像DDR内存接口那样，满足建立时间跟保持时间是极其重要的。这就要求我们务必精确匹配数据线组也就是DQ与对应的称作数据选通信号的DQS之间的长度。由于信号在PCB上的传播速度是固定不变的，长度差会直接转变为时间差。在布线的时候，通常会采取“T型”或者“Fly-by”拓扑结构，并且要对整个字节lane进行严格的等长控制。除了总长度要匹配之外，每一段的分支长度也要尽量短且保持一致，以此来减少反射对时序窗口的挤压。
大伙于处理高速信号之际，最为经常碰到的信号完整性方面的问题究竟是什么呢，欢迎于评论区去分享你的案例，我们一同展开探讨以解决，若觉得内容具备用处的话可别忘了点赞分享予以支持一下。
微信扫一扫 
