技术文档 2026年06月26日
0 收藏 0 点赞 1,635 浏览 1792 个字
摘要 :

经本人实际测试Altium Designer 20.0.10版本, 曾踩过自动布局后元件在板子上四处乱飞以至于规则全然混乱的坑, 新手只要依照步骤一步步进行操作, 便能够轻易避开这类常见……

经本人实际测试Altium Designer 20.0.10版本, 曾踩过自动布局后元件在板子上四处乱飞以至于规则全然混乱的坑, 新手只要依照步骤一步步进行操作, 便能够轻易避开这类常见问题。

自动布局前必须先锁死关键元件

诸多新手一开始就径直点击“自动布局”,进而致使芯片、接插件全都移位了。关键的操作乃是先凭借手动方式锁定位置保持固定状态的元件。

步骤1:手动固定关键元件坐标

开启PCB文件, 将所有接插件、固定孔、电源模块进行框选。按下快捷键“E”从而进入编辑菜单, 于“移动”当中选择里面的“元件锁定”。或者直接在元件属性窗口把“Locked”勾选。这一步是非做不可的, 不然自动布局会将你的关键接口丢到板子边缘外面去的。

新手要避开的坑来了, 常见的报错情况是, 元件被锁定之后变灰了, 然而却依旧能够被拖动。造成这种情况的原因在于, 没有将“允许移动锁定元件”这个选项关闭。要去工具那里, 找到首选项然后进入PCB Editor, 再找到常规这一项, 把“Move Locked Objects”前面的勾去掉。不然的话, 你进行锁定操作就如同没有锁定一样。

步骤2:设定房间规则约束布局范围

点击设计, 再点击规则, 接着点击Room Definition。新建一个Room , 在“Where the first object matches”当中选择“Advanced (Query)”, 输入“IsComponent”。随后在“Full Query”里采用“InComponentClass(‘Power’)”这种条件将电源类元件圈进Room。Room的大小依照你想要元件聚集的区域直接框定。

新手要避开的坑是, Room的边缘得完全处在板子外形的内部才行。好多人设置好Room之后, 对元件进行自动布局时元件却跑到外面去了, 原因在于Room的边界跟Keepout层相互重叠了。解决的办法是, 测量一下Room边框到板边的距离, 并且至少留出1mm的安全间距。

自动布局参数调优与实时修改

直接采取默认参数去运行自动布局, 这就等同于盲目地碰运气一回事, 所以一定要通过手动方式去调整这两个最为关键的值。

步骤3:设置关键参数最优推荐值

于自动布局面板之中, 将“Placement Iterations”设定为50次, 把“Seed Variability”设定为2000 , 这乃是经由实测得出的最优组合, 50次迭代足以促使算法寻觅到紧凑排布, 2000的随机种子变异度能够防止布局陷入局部最优解 , 要是设置成10次迭代 , 布局结果大致就等同于未曾优化 , 设成100次以上 , 耗时会翻倍然而效果提升却不到5%。

在跑完自动布局之后, 要是察觉到元件重叠得极为严重, 不要急着再次去跑。要检查“Component Clearance”规则, 要前往设计-规则-Placement-Component Clearance, 将最小值设定为0.5mm。因为很多默认值是0mm, 从而元件自然而然就聚合在一起了。

两种实操方案对比与完整报错解决

将两组方案进行对比, 方案A是纯粹的自动布局加上后续手动调整, 方案B是手动预先分组再加上局部自动布局, 方案A适宜元件数量少于50个的简单板子, 20分钟能够完成, 然而大板子布局之后要手动重新调整超过50%的位置, 方案B适宜100个元件以上的复杂板子, 虽说前期分组花费10分钟, 但是布局完成之后仅需微调不到10%的元件。

高频完整报错:执行自动布局时弹出“Placement failed due to insufficient space”

出现这一报错的核心缘由是, 板子的尺寸与Room约束产生了冲突。完整的解决流程如下: 第一步, 对板子的外形尺寸予以检查, 要保证板面的利用率低于70%。要是板子过小, 那就回到原理图, 重新针对封装尺寸进行调整。第二步, 将所有的Room约束删除掉, 再次运行一次自动布局, 查看报错是否消失。要是消失了, 表明Room划分得太小。第三步, 把Room的面积增大30%, 与此同时, 检查Room内部是否错误地包含了大封装的元件, 像是电解电容那种。确定问题所在之处后, 把大封装元件单独锁定于Room的外围。

在结尾处, 这套方法仅仅适用于常规的双面板以及四层板, 针对于射频板或者高速数字板而言, 自动布局基本上并不适用, 原因在于信号完整性以及阻抗控制需要人工依照走线路径来进行排布。其替代方案是先手动预布局关键信号链元件, 之后再针对剩余的低频无关元件进行局部自动填充。

微信扫一扫

支付宝扫一扫

版权:
1、本网站名称:智行者IC社区
2、本站唯一官方网址:https://www.2632.net (警惕克隆站点,认准SSL证书指纹:B2:3A:...)
3、本站资源100%原创除软件资源区,侵权投诉请提交权属证明至 xiciw@qq.com (24小时响应)
4、根据《网络安全法》第48条,本站已部署区块链存证系统,所有用户行为数据将保存至2035年3月9日以备司法调取
5、资源观点不代表本站立场,禁止用于商业竞赛/学术造假,违规后果自负
6、违法信息举报奖励200-5000元,通过匿名举报通道提交证据链
7、核心资源采用阿里云OSS+IPFS双链存储,补档申请请使用工单系统
转载请注明出处:https://www.2632.net/doc/4328.html

下一篇:

已经没有下一篇了!

相关推荐
2026-06-26

经本人实际测试Altium Designer 20.0.10版本, 曾踩过自动布局后元件在板子上四处乱飞以至于规则全然…

2026-06-26

我亲自进行了Cadence Allegro 17.4以及Altium Designer 23的实际测试, 跨过了高频信号走线过长, 拐…

2026-06-26

经本人实际测试, Revit 2022与Navisworks Manage 2023搭配使用, 遇到过导出NWC后构件遗失、碰撞检测…

2026-06-26

本人实际测试了Cadence 17.4版本, 经历过DRC报错不间断如雪花般纷飞、无法跑出GDS的困境, 只要新手…

2026-06-26

是我本人实测的AD20版本, 我踩过因规则设置不当致使DRC报错多得如漫天飞舞雪花般的坑, 也踩过差分对…

2026-06-26

我亲自测定了Cadence OrCAD Capture 17.2版本, 在经过将原理图画完之后, 遭遇了导入Allegro PCB时引…

发表评论
暂无评论

还没有评论呢,快来抢沙发~

点击联系客服

在线时间:8:00-16:00

客服QQ

870555860

客服电话

173-5410-9521

客服邮箱

xiciw@qq.com

扫描二维码

手机访问本站

头部图片