AD设计规则避坑指南 实测三步搞定间距报错

我亲身进行了AD22的实测，踩入过因规则优先级进行错误设置致使铺铜与走线间距失去效力的坑，新手依照步骤逐个进行操作，便能够轻易避开这类常见问题。

设置线宽和间距规则

开启设计，进入规则中的Routing – Width，创建一条全新的宽度规则，其最小宽度设定为0.2mm，优选宽度设置成0.25mm，最大宽度确定为0.5mm。接着前往Routing – Clearance，新增间距规则，将所有相关设置均设定为0.2mm。

面向新手的避坑提示，出现报错“Clearance Constraint Violation”且屏幕呈现满屏红色，其缘由在于默认规则的优先级要高于新建规则。解决的办法是，于规则的左下角将新建规则的优先级拖动至最上方位置，随后再次运行DRC。

配置过孔参数

从规则设置角度来看，在设计板块所属的规则范畴内，针对Routing途径里的Via这一种类别而言，需重新搭建过孔方面设定的规则，其中，孔径要被设置为0.3那毫米规格数值，外径则设成0.6毫米这个标准，限定的层面设定为所有层面即All Layers ，关键参数当中外径选用的数据值0.6毫米乃是最优推荐值，原因在于跟前值0.5毫米相比较而言，它多出来了大概40%这样的环宽数值，即便钻孔出现偏位状况的时候，依然能够确保连接的强度。

新晋者需避开陷阱：打过孔之后出现“Hole Size Too Small”的提示，缘由在于默认设定的最小孔径是0.5mm。进入到设计选项里的规则板块中的Manufacturing-HoleSize这一项，将最小值更改为0.2mm就可以了。

处理差分对与等长

走到设计这一环节，进入规则部分，再选中High Speed-Differential Pairs，将耦合间距设定为0.1mm，把最大长度差设定为0.5mm。针对两种方案展开对比，全局规则适用于整板，速度快然而灵活性欠佳；单独规则适用于高速线，精度高可是设置时耗费时间。对于低速信号要选择全局规则DDR等长则必须采用单独规则。

针对新手而言的避坑要点是，差分对出现不匹配报错这种情况，常常是因为有一根线过多地绕成了蛇形。其解决的流程是，先进入PCB面板去筛选差分对，接着右键点击进行交互式布线，随后勾选“匹配长度”，最后软件会自动实现同步绕线。

大量高频出现的完整报错信息表示，“Un-Routed Net Constraint”在明明已经连接了线路的情况下却依然出现报错情况。有一种一站式的解决办法是，首先要检查规则中的Routing部分里的Routing Topology是否被错误地设置成了“Stub”，然后将其改回“Shortest”；接着进入设计中的网络表部分，清除全部未路由的标记；最后通过快捷键T-G-A进行批量重新铺铜操作。

具有超过2.0mm板厚或10G以上信号速率的场景并不适用于此方法且过孔寄生电容会显著使信号恶化，简易替代方案为改用背钻工艺或者找工厂直接得出阻抗叠构计算，你在画板时被哪一个AD规则报错卡得最为长久呢，在评论区分享一下并点赞以便让更多新手能够看到。