90Ω阻抗匹配：高速信号线稳定传输的关键设计技巧

身为一名历经十几年于一线摸爬滚打的硬件工程师，我深切明白，90Ω阻抗匹配并非是书本里欠缺温度的理论，而是关乎产品能否稳定运行的关键所在。尤其是在诸如USB 2.0/3.0、HDMI、PCIe这些高速差分信号线上，90Ω差分阻抗属于行业标准范畴。一旦匹配达成，信号传输便顺畅高效；要是未能做好，板子便兴许会出现各类莫名其妙的死机以及丢包问题。

什么是90Ω阻抗匹配

简而言之，90Ω 阻抗匹配这回事就是要使信号传输路径的特性阻抗维持在 90Ω 的状态。特性阻抗并非那种能用万用表测量得出的电阻，它是信号于传输线上所感受到的瞬时阻抗。对于诸如 USB 差分对这类高速信号而言，PCB 走线自身就是传输线。要是走线的特性阻抗恰巧为 90Ω，而且和源端以及负载端的阻抗相一致，那么信号就能毫无反射地完整传输过去，达成最大功率传输以及最小信号失真。

如何设计90Ω阻抗的PCB走线

靠PCB叠层设计以及走线参数控制来达成90Ω阻抗。在进行4层板或者更多层板设计时，我们一般会把差分对走线放置在相邻的参考层（地平面）之上。借助SI9000或者Polar等计算软件，依据板材的介电常数、铜厚、走线到参考层的距离，精准算出符合90Ω差分阻抗的线宽与线间距。比如说 在常规的FR4板材上，表层走线线宽大概在5 – 7mil，间距在8 – 10mil左右，具体数值得依照软件计算为准。

怎样测试PCB的90Ω阻抗是否合格

即便设计优良至极，亦须历经测试及验证。我们平常运用时域反射计用以测量PCB走线的特性阻抗。PCB板厂于生产之际，会于每张板边的工艺边上制作专门设定的阻抗测试条 1，此测试条的叠层以及线宽与板内关键信号全然相同。生产完结之后，以探头触碰测试条，TDR会发送一个快沿脉冲，并且观察反射回来的波形，借此精确读取阻抗值。 typically要求90Ω目标值的误差控制在±10%以内，也就是说 81Ω至99Ω之间方算合格。

90Ω阻抗不匹配会有什么影响

直接致使信号反射的原因是阻抗不匹配 ，举例来说 ，要是走线阻抗处于偏低状态 ，信号抵达该处时会产生 “路变宽了 ”的感觉 ，部分能量就会反弹至源端 ，反射回来的信号会叠加于原信号之上 ，进而形成过冲 、下冲或者振铃 ，在USB眼图当中 ，能够看到眼图变小 、模糊 ，甚至闭合 ，这会造成接收端误码率升高 ，情况较轻时数据传输速度会被迫下降 ，严重时设备无法识别 、频繁掉线 ，产品可靠性会大幅降低。

在实际的调试期间，你遭遇过因阻抗匹配方面的问题而致使的哪些稀奇古怪的现象呢？欢迎于评论区域分享你的相关经历，要是觉得本文对你存有帮助的话，请点赞并且分享给更多的致力于该领域的工程师朋友。