高速PCB设计里，差分对布线属于核心环节，信号质量优劣，在很大程度上仰仗布线的物理实现。所谓“紧密布线”，是说差分对内两条线于空间中紧密耦合，这可不是纯粹为了美观……
高速PCB设计里，差分对布线属于核心环节，信号质量优劣，在很大程度上仰仗布线的物理实现。所谓“紧密布线”，是说差分对内两条线于空间中紧密耦合，这可不是纯粹为了美观，而是确保信号完整性的关键之所在。这背后的原理以及具体操作，每一位硬件工程师都必须学习掌握。
为什么要让差分对紧密耦合
利用两条线上幅度相等、相位相反的电流来传输信息的是差分信号，当两条线紧密靠近，它们之间的电磁场耦合最强，这致使大部分磁通量相互抵消，进而极大地减少了对外的电磁辐射，同时也抑制了外部干扰对信号造成的共模影响，若两条线间距过大，耦合变弱，信号的磁通没法有效抵消，不单抗干扰能力会下降，还会产生不必要的EMI问题，甚至致使信号眼图变差，系统误码率升高。
差分对间距应该保持多少
于工程实践当中，此间距一般是指差分对内的线间距（S） ，常常规定S小于或者等于单根线的线宽（W）。一条常用的经验法则为“2W”原则 ，也就是线间距维持在两倍线宽以内 ，然而更严格的情形下会要求S≤W。事实上，最佳间距并非孤立确定 ，它跟叠层结构、介质厚度以及目标阻抗（像90欧姆或者100欧姆）密切关联。你能够运用阻抗计算工具（如Polar SI9000）来进行仿真 ，在符合阻抗要求的条件下 ，尽可能把线间距缩小。关键在于，一旦确定，整个布线过程中的间距必须保持恒定。
差分对布线到底要多紧密才合格
被判定为合格的紧密布线状况，不能够仅仅依照仅可查看的间距数值来判定，更加关键重要的是需要着重查看耦合其间的连贯持续性。这所表明的是从驱动那一端到接收那一端的这种情况，差分对之中的两条线务必要始终如一地维持保持互相平行、长度相等同时间距也是同样的一致情况。任何一种突变的情况，就好像只为了达成绕等长的目的而突然之间让两条线分开进行走线，又或者是因为线宽有所改变令间距被迫去拉大这种改变，均都会对耦合造成破坏影响，进而引发导致阻抗出现不连续的状况，并且还会将其中一部分的差模信号转换成为共模噪声所产生的情况。被判定为合格的紧密布线这种状况，就算是在必须要进行绕线的情况之下，也应该是通过以小角度的弯曲或者是类似“波浪线”这样的形式来进行整体的调整，以此来确保两条线时刻出现始终“形影不离”的这种状况，从而维持保持紧密的耦合状态成效状况。
紧密差分对布线有哪些注意事项
于实际操作之中，存有着几个关键点是值得去留意的。其一，进行绕等长操作之际，务必要采用“耦合绕线”这种方式，也便是在那需要补偿长度的地方，使得两条线能够同时、朝着相同方向、以相同幅度去弯曲，以此来避免把其中一条线单独作拉长处理。其二，过孔乃是破坏耦合的重灾区域，建议在于差分过孔邻近的地方增添回流地过孔，并且要尽可能地让差分过孔彼此靠近，从而减去由过孔区域造成的间距扩大情况。其三，一定要保证差分对下方拥有完整且连续的参考平面，这是构建稳定阻抗以及打造良好回流路径的基础。第四，要离其他具有强的干扰能力的源头远远的，像是时钟线，还有开关电源以及它的电感，防止出现串扰的情况。
在实际开展的项目当中，你有没有因为差分对布线并非足够紧密的缘故，从而遭遇到信号完整性方面的困扰呢，又是通过怎样的方式去解决的呢，欢迎在评论区域分享你所拥有的经验，要是觉得这篇文章具备一定帮助作用，请点赞并且分享给更多的工程师朋友。
微信扫一扫 
