Cadence设计规则设置教程 高速PCB线宽线距阻抗匹配

PCB设计中的Cadence设计规则到底怎么设

数次进行高速板操作后，我发觉，众多刚涉足Cadence的工程师，最为苦恼的便是设计规则的设定。该规则设定是否正确，直接决断了板子是否能够制作成功、信号能否稳定传输。实际上，Cadence的设计规则核心要义在于告知软件，线路可铺设的宽度、间距所需的尺寸、过孔应选用的类型，将这些基础逻辑梳理清晰后，后续便不会出现严重问题。

默认规则怎么改才能避免报错

刚开启Allegro之际，那些默认的规则基本上是无法使用的，一定要依据板厂的能力以及产品的要求去做更改。我通常会在Setup Constraints当中，先将最小线宽、线距按照PCB厂所给出的工艺能力填进去，比如说常规的板厚为1.6mm，线宽线距先设定为6mil。然而这仅仅只是保底措施，关键信号还是得单独进行设置。要记住这样一个原则：先设置全局最为宽松的，然后再给关键网络加以严格限制，如此一来才能够减少不必要的报错。

高速信号线宽线距怎么定

不是随意规定起来差分对和线方为单端达到五十整欧姆的规则。我经常会先运用SigXplorer去做于算阻抗之事。随后将对应叠层厚度、介电常数、铜厚这类数值输了进去。进而算出得以符合九十欧姆或者一百欧姆差分阻抗所匹配对线的情况。计算完成之后于其中新建一个约束。把那些所算出的值填写进去。接着再Assign给与之对应的差分对关联一组线路。达到这样的结果时，行进走线过程中软件会自行协助控制好线宽。并非是靠着眼睛以肉眼盯着关注去看。

区域规则设置总是失败是什么原因

有不少人碰到过这般状况：在BGA下方打算布设细线，于其他地方铺设粗线，然而规则却始终无法生效。这大多是源于优先级未处理恰当。正确的举措是在Constraint Manager之中预先构建好不同区域所需的规则，随后在Allegro里借助Shape绘制一个区域，进行Assign Net Class以及间距规则的设置。关键在于核查规则优先级，物理规则之中，Physical Constraint Set的优先级比Region的要低，若不然，软件将会率先执行全局规则。

过孔规则怎样匹配不同区域

某块板之上有存在运用多种类型过孔之可能，例如于球栅阵列封装里运用8/16密耳的机械孔，在电源这组成部分使用12/24密耳的较大尺寸孔，在某些时候还得增添盲埋孔。我通常习惯于于焊盘设计器当中将所有会被运用的过孔类型都予以制作完成，接着于物理约束集里面把每一种过孔都添加进去。最为需要予以留意的是在于过孔列表里排列好相应顺序，因软件默认会取用排在最靠前位置的那一个，故而要把最为经常被使用的放置在首位。

平常你在进行画板操作时，是否碰到过那种规则已然设定妥当，然而走线却怎么都推移不动的状况呢，可以的话欢迎于评论区域分享你那些踩坑的过往经历，倘若觉得这些经历有用处，那就点个赞，以便让更多的工程师们能够看到。