PCB设计此领域，入门的门槛并非过高，然而若要做好它，做稳它，且不反复去修改板子，诸多细节是必须严格把控住的。我从事硬件工作十一个年头，见识过太多因一个过孔，因……
PCB设计此领域，入门的门槛并非过高，然而若要做好它，做稳它，且不反复去修改板子，诸多细节是必须严格把控住的。我从事硬件工作十一个年头，见识过太多因一个过孔，因一句被遗漏的规则设置致使整个项目延期的事例。今日不讲那些玄之又玄的高速信号理论，仅聊几个刚进入行业以及入行两三年的工程师最容易出现失误的地方。
电源和地没想清楚就铺铜
不少新手秉持着初来乍到便将整个内电层铺就为GND的习惯，于其认知里地愈是完整成块便愈佳。在实际情形当中，高频回流路径与低频电路需求全然迥异，整块进行铺铜极有可能致使敏感模拟信号遭受数字噪声的干扰。我曾目睹过一块四层板，仅仅由于电源层分割时未对电流密度予以考量，2A的负载竟然把0.5mm的铜皮熔断了。预先明晰主电流路径，而后着手铺铜，相较于后期通过飞线来进行补救要好出许多。
晶振离芯片远怎么处理
晶振归属高阻抗敏捷器件范畴，与主控芯片距离超出 15mm，走线既纤细又冗长，极易引发耦合干扰或者产生寄生振荡现象。众多工程师将晶振放置于板边以便于手工焊接，结果系统出现跑飞状况，查找许久。正确的做法是紧密贴近芯片进行摆放，实施包地处理并且在晶振下方铺设完整的地平面，负载电容必须靠近晶振引脚，而非靠近芯片。倘若实在因布局受到限制，那就考虑有源晶振，因其抗干扰能力相较于无源晶振更强。
滤波电容到底怎么放才算到位
原理图当中，每个电源引脚之上，均画出了电容，然而在实际的PCB之上，放置得很远，过孔还绕了两圈，高频噪声根本就滤除不掉。需要注意，0.1uF电容是针对100MHz左右的噪声，必须紧紧挨着电源以及地引脚，过孔要打在电容焊盘的旁边，不要先进行拉线，而后再过孔。大容值的电解电容，离IC两三厘米，反而影响不是很大，但是小电容的位置要是错了，那就是白放了。我们进行过测试，0402电容要是引线长3mm，去抖效果会下降40%以上。
差分信号等长就算合格吗
不少软件具备自动绕等长能力，然而新手极易忽视差分对内以及组间的间距一致性。等长属于手段，共模抑制才是目标。要是为了等长将差分线拉至两边皆存在大干扰源之处，要么间距时而大时而小，反倒会破坏阻抗连续性。对于要求为100欧姆的USB差分线，布线期间自始至终要维持紧耦合，过孔要成对进行打孔，绕等长的区域蛇形线间距需要保持在3倍线宽之上。
BGA出线把电源通道堵死
BGA 封装里头，引脚极为密集，好多人将扇出过孔全都打在焊盘那正下方，如此一来，表层走线是顺畅了，然而内层电源平面却被这些过孔弄成了筛子。在大电流区域，要是平面被割裂，载流能力便会大幅降低，严重的情况下会出现局部过热现象。建议优先去规划电源引脚扇出的方向，留出完整的铜皮路径，必要之时牺牲几根信号线绕个道，保住电源完整性更为划算。
于设计PCB之际，你所踏入的最为隐蔽且排查时长最久的那次陷阱，是缘自哪般细节呢？欢迎置于评论区做出分享，以使后来之人能够减少弯路的行走。
微信扫一扫 
