帖子详情
一、JTAG 常用引脚定义
| 信号名称 | 是否强制 | 说明 |
|---|---|---|
| TCK (Test Clock Input) | ✅ 强制 | JTAG 时钟信号，驱动 TAP 操作。 |
| TMS (Test Mode Select) | ✅ 强制 | 控制 TAP 状态机状态切换，在 TCK 上升沿有效。 |
| TDI (Test Data Input) | ✅ 强制 | 数据输入端，从主控到芯片，串行输入寄存器数据。 |
| TDO (Test Data Output) | ✅ 强制 | 数据输出端，从芯片输出数据，串行方式。 |
| TRST (Test Reset Input) | 🔘 可选 | TAP 控制器复位信号，可不接；功能可由 TMS 替代。 |
| VTREF (电平参考电压) | ✅ 强制 | 接至目标板供电，指示目标板 JTAG 电平（如 3.3V、1.8V 等）。 |
| RTCK (Return Test Clock) | 🔘 可选 | 由目标板反馈 TCK，用于时钟同步。不使用时应接地。 |
| nSRST (System Reset) | 🔘 可选 | 目标系统复位信号线；可控制也可监测目标系统复位。 |
| USER IN / USER OUT | 🔘 可选 | 用户自定义控制/状态反馈用；一般用于扩展功能。 |
✅ 强制：IEEE 1149.1 标准中要求的信号
🔘 可选：可根据需要接入，非必需信号
二、常见 JTAG 接口针脚排列对照
📌 标准 ARM JTAG 20 Pin 引脚定义（2x10 排针）
| 引脚号 | 信号 | 描述 |
|---|---|---|
| 1 | VTREF | 电平参考电压 |
| 2 | GND | 地 |
| 3 | TMS | 模式选择 |
| 4 | GND | 地 |
| 5 | TCK | 时钟 |
| 6 | GND | 地 |
| 7 | TDO | 数据输出 |
| 8 | GND | 地 |
| 9 | TDI | 数据输入 |
| 10 | GND | 地 |
| 11 | nTRST | TAP 控制器复位（可选） |
| 12 | GND | 地 |
| 13 | nSRST | 系统复位（可选） |
| 14 | GND | 地 |
| 15 | - | 保留/用户自定义 |
| 16 | GND | 地 |
| 17 | - | 保留/用户自定义 |
| 18 | GND | 地 |
| 19 | RTCK | 可选反馈时钟 |
| 20 | GND | 地 |
📌 ARM JTAG 14 Pin 接口定义（2x7 排针）
| 引脚号 | 信号 | 描述 |
|---|---|---|
| 1 | TCK | 时钟 |
| 2 | GND | 地 |
| 3 | TMS | 模式选择 |
| 4 | GND | 地 |
| 5 | TDI | 数据输入 |
| 6 | GND | 地 |
| 7 | TDO | 数据输出 |
| 8 | GND | 地 |
| 9 | nTRST | TAP 控制器复位 |
| 10 | GND | 地 |
| 11 | nSRST | 系统复位 |
| 12 | GND | 地 |
| 13 | VTREF | 电平参考电压 |
| 14 | GND | 地 |
📌 ARM JTAG 10 Pin 接口定义（2x5 排针）
| 引脚号 | 信号 | 描述 |
|---|---|---|
| 1 | VTREF | 电平参考电压 |
| 2 | TMS | 模式选择 |
| 3 | GND | 地 |
| 4 | TCK | 时钟 |
| 5 | GND | 地 |
| 6 | TDO | 数据输出 |
| 7 | GND | 地 |
| 8 | TDI | 数据输入 |
| 9 | GND | 地 |
| 10 | nSRST | 系统复位 |
三、注意事项
-
实际应用中，不同厂商（如 Xilinx 和 Altera/Intel）的 JTAG 下载线会有不同定义。下列为典型参考：
-
Xilinx Cable IV（14针）
-
Altera ByteBlaster-II（10针或20针）
-
-
有些引脚名代表芯片端的逻辑，比如 TDI 表示连接到芯片的 TDI 引脚，而非数据“输入”下载线。
-
一般排线结构为“信号-地-信号-地…”方式增强抗干扰能力。
-
在电磁环境良好的实验室中，简化版本（如 10pin JTAG）也可稳定使用。
版权：言论仅代表个人观点，不代表官方立场。转载请注明出处：https://www.2632.net/forum/1799.html
还没有评论呢，快来抢沙发~